ERTL組込みリアルタイムシステム研究室

仮想化・システムレベル設計グループ

仮想化・システムレベル設計グループでは協調設計環境、動的再構成の研究・開発と、 組込み向けの仮想化環境であるSafeGについて研究しています。 ソフトウェアとハードウェアの垣根を超えた柔軟なシステム設計手法を提案するとともに,SafeGを利用することによる仮想化基盤を提供します。

intro vsis

Topics

  • 動的再構成技術
  • ハードウェア・ソフトウェア協調設計
  • 組込みシステム向け仮想化技術

構成メンバー

教員

  • 高田 広章
  • 本田 晋也

学生

  • 小川 真彩高
  • 山本 椋太
  • 石野 正敏
  • 岡本 卓也
  • 婁 宜之
  • 小澤 慶祐
  • 稲石 日奈子