仮想化・システムレベル設計 グループ

/ERTL/sys
Lastupdate:2011.8.25

趣旨

仮想化・システムレベル設計グループでは協調設計環境、動的再構成の研究・開発と、 組込み向けの仮想化環境であるSafeGについて研究しています。 ソフトウェアとハードウェアの垣根を超えた柔軟なシステム設計手法を提案するとともに,SafeGを利用することによる仮想化基盤を提供します。

ポスター@ET2011

構成メンバー

教授

准教授

博士課程1年

修士課程2年

修士課程1年

研究テーマ

研究業績

新しい話題から順にリストアップしています。
Produced by System Group 2011(c)
このWWWサーバに関するご意見・ご質問はwww-admin@ertl.jpまで